# Partial translation of JP 2-29779 A

...omitted...

[Problems to Be Solved by the Invention]

However, since there are as many as  $640 \times 400$  display dots, for example, and sustain pulses with the same phase are applied to column electrodes X and row electrodes Y, respectively, the peak value of a discharge current given after the sustain pulse rises becomes larger as shown in Fig. 11, resulting in generation of negative spike noise in the sustain voltage (power supply voltage)  $V_s$  for use in Thus, this noise is generated producing a sustain pulse. also in a sustain pulse voltage, so that the increment for a minimum discharge sustain voltage  $V_{\text{sm}}$  becomes larger than that for the discharge starting voltage Vf, that is, the margin of sustain voltage V<sub>s</sub> becomes smaller. This results in a disadvantage that discharge cells are liable erroneously operate in relation to variation characteristics of the discharge cells.

Further, there has been another disadvantage that since each discharge cell is a capacitive load, a spike-like large displacement current flows at the rising of the sustain pulse to generate noise in a shift register, etc. used in a write/erase control circuit, which causes a malfunction. This malfunction also occurs due to the above-described discharge current.

In view of the foregoing problems, an object of the present invention is to provide a plasma display panel

driving method and a circuit thereof capable of preventing a malfunction caused by a sustain pulse.

[Means for Solving the Problems and Function thereof]

(1) In order to achieve this object, in a plasma display panel driving method according to the present invention, at least either row electrodes or column electrodes are divided in a plurality of groups, and the rise time of sustain pulses applied to the electrodes in each group is shifted for each group.

This causes a shift in the peak time point of a discharge current for each group, resulting in a smaller peak value of an overall discharge current.

This makes a margin of a sustain voltage larger, which can prevent the malfunction of discharge cells in relation to variations in the characteristics of the discharge cells.

In addition, this can prevent a malfunction of a shift register, etc. susceptible to noise.

- (2) The above shift time is preferably not more than  $0.3~\mu s$  because a quasi-erase pulse is generated between any adjacent groups of electrodes if the shift time is made excessively longer with respect to those adjacent groups.
- (3) A drive circuit for implementing the foregoing method comprises the following two elements:
- [1] a sustain circuit provided for each group of row electrodes or column electrodes divided in a plurality of groups to supply a common sustain pulse to each electrode in each group in response to a control pulse supplied to an input terminal; and

[2] a delay circuit connected between the input terminals of any adjacent sustain circuits for the row electrodes or column electrodes.

With respect to the row electrodes or column electrodes, if the control pulse is supplied to the input terminal of one of the sustain circuits, then the control pulses sequentially delayed through the delay circuits are supplied to the input terminals of the other respective sustain circuits.

(4) In order that the above drive circuit be configured with semiconductor integrated circuits, one semiconductor integrated circuit includes said one sustain circuit corresponding to said one group, and said one delay circuit with its input terminal connected to the input terminal of the sustain circuit, wherein the input terminal A of the sustain circuit and an output terminal B of the delay circuit serve as external terminals of the semiconductor integrated circuit.

The above drive circuit is configured by sequentially cascade-connecting the output terminal B of one semiconductor integrated circuit to the input terminal A of another semiconductor integrated circuit.

(5) In another plasma display driving method according to the present invention, the rise time of sustain pulses applied to a row electrode and a column electrode is set to 0.1 to 0.3  $\mu s$ .

Conventionally, it has been considered that the rise time of the sustain pulse be preferably shorter because if the rise of the sustain pulse is slow, discharge is induced in the course of the rise to prevent sufficient discharge. However, if the rise time is set to 0.3 µs or less, discharge is induced after the rise of the sustain pulse, so that sufficient discharge is carried out to prevent the narrowing of a sustain voltage margin. If the rise time is set to 0.1 µs or more, the rise of the sustain pulse becomes slower, so that the peak value of a displacement current flowing through the electrodes becomes smaller, thereby capable of preventing the malfunction of a shift register, etc. susceptible to noise.

## [Embodiments]

The embodiments of the present invention will now be described based on the drawings.

### (1) First Embodiment

Fig. 1 shows the structure of a main portion of a memory type plasma display panel driving circuit.

This plasma display panel is structured as shown in Fig. 8, which includes n linear column electrodes X1 to Xn and m linear row electrodes Y1 to Ym. The column electrodes and row electrodes are arranged in respective directions intersecting at right angles on different planes, and n x m, e.g., 540 x 400 discharge cells are formed. The column electrodes are divided into N groups: a first column electrode group GX1, a second column electrode group GX2 ... an N-th column electrode group GXN, each group of which is composed of a set of four adjacent column electrodes (actually 160 electrodes, for example).

All terminals of each of the column electrode groups are connected in common to an output terminal of each of

sustain circuits 31, 32, ... 3N. Each of the sustain circuits 31 to 3N outputs a single sustain pulse of 100 V, for example, in response to a single sustain control pulse of 5 V. Delay circuits 41, 42, ... 4(N-1) whose input terminals are on the sides of the sustain circuits 31, 32, ... 3(N-1), respectively, are each connected between inputs of adjacent sustain circuits.

Note that a write drive circuit and an erase drive circuit are not shown in Fig. 1.

In the above structure, with a periodical sustain control pulse applied to the input terminal of the sustain control pulses that circuit 31, sustain are sequentially delayed by time td by the delay circuits 41 to 4(N-1) are applied to the input terminals of sustain circuits 32 to 3n, respectively. Accordingly, the column electrode groups GX1, GX2, ... are supplied with sustain pulses whose rise times differ by  $t_{\text{d}}$  with respect to their adjacent groups as shown in Fig. 2. Thus, the peak time points of a displacement current and a discharge current flowing through the column electrode groups GX1 to GXN are shifted by time t<sub>d</sub> with respect to adjacent groups. causes the displacement current and the discharge current flowing through all of the column electrodes to attain extremely smaller peak values than those in the conventional example.

The shift time  $t_d$  is preferably 0.3  $\mu s$  or less since a considerably long shift time  $t_d$  for adjacent groups may cause production of a quasi-erase pulse across electrodes of the adjacent groups.

The same is applied to the row electrodes. The row electrodes Y1 to Ym are divided into M groups: a first row electrode group GY1, a second row electrode group GY2, ... an M-th row electrode group GYM, each group of which is composed of a set of four adjacent row electrodes (actually 200 electrodes, for example). All terminals of each of the row electrode groups are connected in common to an output terminal of each of sustain circuits 51, 52, ... 5M, and delay circuits 61 to 6(M-1) are each connected between input terminals of adjacent sustain circuits.

Fig. 3 shows the relationship between the number of divided groups of column electrodes and row electrodes and a sustain voltage margin in a plasma display with 540 x 400 dots. With reference to Fig. 3, (Number of divided groups) = (Number of divided row electrodes) = (Number of divided column electrodes). The sustain voltage margin indicates the difference between a discharge starting voltage  $V_f$  for staring discharge when voltage is applied to a discharge cell where no writing is performed, and a minimum discharge sustain voltage  $V_{sm}$  for sustaining discharge by applying a sustain pulse to a discharge cell where writing is performed. Since these voltages  $V_f$  and  $V_{sm}$  vary for each discharge cell, a narrow sustain voltage margin may cause malfunction due to variation of a power supply voltage, etc.

As shown in Fig. 3, it is found that a sufficient margin is obtained when the number of divided groups is 2 or more. If the number of divided groups is too large, the structure becomes complicated. Therefore, the number of divided groups is preferably 2 to 3. Further, the division

number of this extent makes the peak value of a discharge current sufficiently smaller, thus preventing malfunction of a shift register, etc. susceptible to noise.

## (2) Second Embodiment

Fig. 4 shows the structure of a main portion of a memory type plasma display panel driving circuit. While this second embodiment is identical to Fig. 1 with respect to its circuit per se, this driving circuit is designed as follows to include semiconductor integrated circuits.

That is, a sustain circuit 31 and a delay circuit 41 are both incorporated in a single semiconductor integrated circuit 71. The sustain circuit 31 and delay circuit 41 have their input terminals connected in common to an external input terminal 71a, and the delay circuit 41 has its output terminal connected to an external output terminal 71b.

This sustain circuit 31 includes a level shifter 31a, a PNP transistor 31b and an NPN transistor 31c with their respective bases connected to output terminals of the level shifter 31a. The PNP transistor 31b has its emitter connected to a sustain voltage power supply terminal while the NPN transistor 31c has its emitter grounded, and the PNP transistor 31b and NPN transistor 31c have their respective collectors connected in common to an external output external output terminal 71c is terminal 71c. This connected to a column electrode X1.

With one sustain control pulse applied to the level shifter 31a, one switching pulse is first applied to the PNP transistor 31b, and then one switching pulse is applied to

the NPN transistor 31c, so that one sustain pulse as shown in Fig. 4 is derived at the external output terminal 71c.

A semiconductor integrated circuit 72 has the same configuration as the semiconductor integrated circuit 71. Accordingly, constituent elements of the semiconductor integrated circuit 72 that correspond to the constituent elements 31a to 31c, 41, 71a to 71c of the semiconductor integrated circuit 71 are denoted with symbols 32a to 32c, 42, 72a to 72c, respectively, and thus a description thereof will not be given.

The output terminal 71b of the semiconductor integrated circuit 71 is connected in cascade to an input terminal 72a of the semiconductor integrated circuit 72. The other semiconductor integrated circuits not shown have the same cascade connection and the same structure as that shown in Fig. 1.

Each of the semiconductor integrated circuits 71, 72, ... incorporates a drive circuit for producing a write pulse and an ease pulse, a shift register for applying a data signal to the drive circuit, etc.

#### (3) Third Embodiment

Fig. 5 shows a sustain circuit for a discharge cell 11. In this sustain circuit 31A, a diode 81 is connected in parallel between the emitter and the collector of the PNP transistor 31b, and a diode 82 and a capacitor 83 are connected in parallel between the emitter and the collector of the NPN transistor 31c, in addition to the sustain circuit 32 of Fig. 4. The diodes 81 and 82 serve to prevent the potential of the column electrode X1 from being not

lower than a sustain voltage  $V_s$  nor higher than 0 V. A sustain circuit 51A connected to the row electrode Y1 also has the same structure as that of the sustain circuit 31A and is indicated in one box in Fig. 5. The rest of the structure shown in Fig. 5 is the same as that shown in Fig. 1.

With a sustain control pulse applied to the level shifter 31a of the sustain circuit 31A in the above structure, a sustain pulse is applied to the column electrode X1; however, since the capacitor 83 is connected in parallel to the discharge cell 11, a displacement current is distributed to not only the column electrode X1 but also the capacitor 83. This makes a rise time t<sub>r</sub> of the sustain pulse become longer than conventional as shown in Fig. 6, thus preventing the generation of noise.

Fig. 7 shows the relationship between the sustain pulse rise time  $t_r$  and the sustain voltage margin. In the relation  $t_r > 0.3~\mu s$ , discharge is induced in the course of the rise of the sustain pulse, so that the sustain voltage margin becomes narrow. Alternatively, in the relation  $t_r < 0.1~\mu s$ , this relation is not preferable because noise is generated by the sharp rise of the sustain pulse, thus causing malfunction of the above-described shift register, etc. Accordingly, a preferable range for the sustain pulse rise time  $t_r$  is  $0.1~\mu s < t_r < 0.3~\mu s$ .

Although it may also be considered that the capacitor 83 may be replaced with a resistor connected in series to the column electrode X1 to make a slow rise of the sustain pulse, this is not preferable because a current flowing

through this resistor causes a voltage drop and a decrease of the sustain voltage, thus narrowing the sustain voltage margin shown in Fig. 7.

# [Effects of the Invention]

As has been described in the forgoing, in the driving method and the driving circuit of plasma display panel according to the present invention, at least either the row electrodes or the column electrodes are divided into a plurality of groups, each group of which is supplied with a sustain pulse whose rise time is shifted for each group. This causes a shift in the peak time point of the discharge current for each group and a decrease in the peak value of the overall discharge current, and allows a broader margin for the sustain voltage. This leads to such excellent effects as to prevent malfunction of the discharge cells in relation to variations in the characteristics of the discharge cells and to prevent malfunction of the shift register, etc. susceptible to noise.

In another plasma display panel driving method according to the present invention, the rise time of the sustain pulses applied to the row electrodes and column electrodes is set to 0.1 to 0.3 µs. This enables a decrease in the peak value of the displacement current flowing through the electrodes without narrowing the sustain voltage margin, thus leading to such an effect as to prevent malfunction of the shift register, etc. susceptible to noise.

# 4. Brief Description of the Drawings

Figs. 1 to 3 relate to a first embodiment of the

present invention, wherein

- Fig. 1 is a diagram of a main part of a driving circuit for a memory type plasma display panel;
- Fig. 2 is a time chart of sustain pulses applied to column electrodes GX1 to GX3 shown in Fig. 1; and
- Fig. 3 is a diagram showing the relationship between the number of divided groups of electrodes and a sustain voltage margin.
- Fig. 4 is a diagram of a main part of a driving circuit for a memory type plasma display panel according to a second embodiment of the present invention.
- Figs. 5 to 7 relate to a third embodiment of the present invention, wherein
  - Fig. 5 is a sustain circuit diagram for a cell 11;
- Fig. 6 is a waveform diagram of sustain pulses and a discharge emission pulse for the circuit shown in Fig. 5; and
- Fig. 7 is a diagram showing the relationship between a sustain pulse rise time and a sustain voltage margin.
- Figs. 8 to 11 relate to a conventional example, wherein
- Fig. 8 is a cross-sectional view of a memory type plasma display panel;
- Fig. 9 is a diagram showing regions of discharge cells formed between column electrodes X1, X2 and row electrodes Y1, Y2;
- Fig. 10 is a time chart of drive pulses applied to the electrodes shown in Fig. 9 and drive pulses applied between the electrodes of the discharge cells; and

Fig. 11 is a waveform diagram for use in explaining disadvantages of the conventional example.

...omitted...

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-029779

(43) Date of publication of application: 31.01.1990

(51)Int.CI.

G09G 3/28

(21)Application number: 63-180955

(71)Applicant: FUJITSU LTD

(22)Date of filing:

20.07.1988

(72)Inventor: YOSHIKAWA KAZUO


OTSUKA AKIRA

# (54) PLASMA DISPLAY PANEL DRIVING METHOD AND ITS CIRCUIT

## (57)Abstract:

PURPOSE: To prevent a malfunction due to a maintenance pulse by dividing either of row and column electrodes into plural groups and delaying the leading time of maintenance pulses impressed on the respective groups of electrodes.

CONSTITUTION: When the maintenance control pulses are periodically supplied to the input terminal of a sustain ST circuit 31, they are sequentially delayed by delay circuits 41 to 4(N-1) by (td) minutes and supplied to the input terminals of ST circuits 32-3N. Accordingly, on the groups of the column electrodes GX1, GX2..., the maintenance pulses whose leading times are different by td in the adjacent groups are impressed. Therefore, the peak times of displacement and discharge currents flowing to the groups GX1-GXN are different by the time td in the adjacent groups. Then, the peak value of the displacement and discharge currents flowing to all the column electrodes is decreased. Similarly to row electrodes Y, the outputs of delay circuits 61 to 6(M-1)





are supplied to the input terminals of adjacent ST circuits in the ST circuits 51-5M.

# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

⑩特許出願公開

# ® 公開特許公報(A) 平2-29779

®Int. Cl. 5

識別配号

庁内整理番号

❸公開 平成2年(1990)1月31日

G 09 G 3/28

6376-5C

審査請求 未請求 請求項の数 5 (全9頁)

**9**発明の名称

プラズマデイスプレイパネル駆動方法及びその回路

**郊特 顔 昭63-180955** 

**愛出** 願 昭63(1988) 7月20日

@発明者 吉川

和生

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発明者 大塚

晃

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 顋 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 井桁 貞一 外2名

明 細 種

1. 発明の名称

プラズマディスプレイバネル収動方法及びそ の同な

#### 2. 特許請求の範囲

1 ). 誘電体に被われた複数の行電極 (Y1~Ym)と複数の列電極 (Xi~Xn)とが互いに対向して交差するように配設され、 放交差部分に放電セルが形成されたメモリタイプ・プラズマデイスプレイパネルの 駆動方法において、

2 ). 前記ずらし時間は、 関合う前紀グループについて 0 . 3 με以下であることを特徴とする請求項 1 記載のプラズマディスプレイパネル駆動方法。
3 ). 誘導体に被われた複数の・行電医 (Y1-Ym)と複

数の列電極 (XI~Xa)とが互いに対向して交換するように配扱され、 放交差部分に放電セルが形成されたメモリタイプ・ブラズマディスプレイパネルの駆動回路において、

複数のグループに分割された数行程拠または数別で振の数グループ (CYI-CYM、GXI-GXN)毎に設けられ、入力端子に供給される制御パルスに応答して、共通の維持パルスを数グループ内の各位係に供給するサスティン回路(51~5m、81-8m)と、

接行電腦または整列電極についての降合う数サスティン回路の数入力端子間に接続された延延回路(61-6(N-1)、41-4(N-1))とを育し、

接行電極または接列電極について、1つの数サスティン回路の放入力端子に設制御パルスを供給することにより、接種延回路を介し順次運延された例仰パルスを他の各サスティン回路の数入力増子に供給するようにしたことを特徴とするブラズマディスプレイパネル駆動回路。

4 ). 1 つの半導体集製回路 (71)内に、 1 つの前記グループに対する前記サスティン回路 (31)と、

入力端子が設サスティン回路の嵌入力端子に接続 された1つの前記 基 廷 回 路 (41)と を 设 け 、

放サスティン回路(81)の放入力増子(71a)と放 是廷回路(41)の出力増子(71b)とを放半導体奨費 回路(71)の外部増子としたことを特徴とする請求 項3記載のブラズマディスプレイパネル駆動回路。 5)、携電体に被われた複数の行電極と複数の列 電極とが互いに対向して交差するように配設され、 弦交送部分に放電セルが形成されたメモリタイプ・ ブラズマディスプレイパネルの駆動方法において、

放行電極及び該列電極に印加する維持パルスの 立ち上がり時間を 0 . 1 ~ 0 . 3 μmにしたことを特 徴とするプラズマディスプレイパネル駆動方法。

### 3. 発明の詳細な説明

[目次]

瓶 要

産業上の利用分野

従来の技術(第8~11図)

発明が解決しようとする課題

グループに分割し、各グループの電極に印加する 維持バルスの立ち上がり時間を、好ましくは、陳 合う前記グループについて 0.3 pe以下ずらして 駆動方法を構成し、

・ 放行 電極及び 放列 電極に 印加 する 維持パルスの立ち上がり時間を 0 . 1 ~ 0 . 3 μsにして他の駆動方法を構成する。

課題を解決するための手段

作用

塞准例

第1 英施例(第1~3四)

第2 実態例(第4図)

第3 実施例(第5~7図)

発明の効果

#### [低長]

誘電体に被われた複数の行電極と複数の列電極とが互いに対向して交差するように配設されたメモリタイプ・プラズマデイスプレイパネルの駆動方法及び駆動装置に関し、

維持パルスに起因する奴島作を防止することを 目的とし、

誘 電体に被われた複数の行 電 基 と 複数の 列 電 福 とが 互いに対向して交差するように 配設され、 該 交差部分に放電セルが形成されたメモリタイプ・ ブラズマデイスプレイパネルの 駆動方法において、 該行電振及び該列電底の少なくとも一方を複数の

### [産業上の利用分野]

本発明は、誘致体に被われた複数の行理極と複数の列電極とが互いに対向して交接するように配数されたメモリタイプ・ブラズマディスプレイパネルの駆動方法及び駆動装置に関する。

#### [ 従来の技術]

第8回はメモリタイプ・プラズマディスプレイパネルの機断面構成を示す。

 に致けられたシールガラス 8 により閉じられており、内部にネオンガス及び若干の稀ガスが混合対 人されている。このようにして、列電極 X と行電 極 Y との交遊部分に放電セルが形成されている。

第9図は、多数の列電極 X、行電極 Y のうち、列電極 X1、 X2と行電極 Y1、 Y2の 交 整 即分に 形成される 放 電 セル 1 1、 1 2、 2 1 及 び 2 2 の 領域を示す。また、 第 1 0 図上郎には、 これら 列電極 X1、12及び行電極 Y1、 Y2に 印加 される 駆動電 圧の 放 形を示す。これら 放 形のうち、 行電極 Y1、 Y2に ついては 実際の 波 形の 位相を 反 転 した ものを示している。 放 電 セル 1 1~2200 電 極 間に 印加 される 電 正 放 影 は、 第 1 0 図 下 郡に 示す 如 く なる。 図 中、 点 数 は、 放 電 に よ り 誘 電 体 3、 4 の 表面に 帯電された 電荷による 塾 電 圧 を示す。

プラズマディスプレイパネルを駆動する動作は 図示の如く、背き込み動作、消去動作及び維持動 作からなり、各動作に対応して、音き込みパルス、 消去パルス及び維持パルスを必要とする。

者 き込みパルスの 高さは放電開始電圧 V 。以上

維持パルスよりも細幅の消去パルスを電揺間に印加した場合には、誘電体3、4の変面に帯電した磁荷が放電され、その後帯電が行われず、整電荷が略響になるので、その後維持パルスをこの電極間に供給しても放電発光が生じない。

[ 発明が解決しようとする課題]

しかし、表示ドット数は例えば640×408ドット

また、各枚塩セルは容量自荷であるので、維持パルスの立ち上がり時にスパイク状の大きな変位電流が流れて、番込消去制御回路で用いられるシフトレジスタ等にノイズを与え、誤動作の原因となるという問題点があった。この誤動作は上記放電流によっても生ずる。

本発明の目的は、上記問題点に遭み、維持パルスに起因する誤動作を防止することができるプラズマディスプレイパネル駆動方法及びその回路を

投供することにある。

「課題を解決するための手段及びその作用」 (1)この目的を達成するために、本発明に係る プラズマディスプレイパネル駆動方法では、行電 低及び列電板の少なくとも一方を複数のグループ に分割し、各グループの電板に印加する維持パル スの立ち上がり時間をずらしている。

これにより、各グループ毎の放電電流のピーク時点がずれるので、全放電電流のピーク値が小さくなる。

したがって、維持電圧のマージンが広くなり、 放電セルの特性のパラツキとの関係で放電セルが 誤動作するのを防止することができる。

また、ノイズに弱いシフトレジスタ等が誤動作 するのを防止することができる。

(2) 上記ずらし時間は、 舞合うグループについてあまり大きくすると、 舞合うグループの 電極間に 疑似的消去パルスが作成されるので、 0.3 μs 以下であることが好ましい。 (3)上記方法を実施する駆動回路は次の2要素を備えて構成される

①複数のグループに分割された行電揺または列電 掘の数グループ毎に設けられ、入力塩子に供給される例毎パルスに応答して、共通の維持パルスを 数グループ内の各電揺に供給するサスティン回路。 ②数行電揺または変列電揺についての辞合う数サ スティン回路の数入力端子間に接続された運送回路。

被行電極または設列電極について、1つの数サスティン回路の設入力端子に数制御パルスを供給すると、数遅延回路を介し順次遅延された制御パルスが他の各サスティン回路の数入力端子に供給される。

(4)上記駆動回路を半導体集積回路化するには、 1つの半導体集積回路内に、1つの前記グループ に対する前記サスティン回路と、入力端子が該サ スティン回路の 放入力増子に接続された1つの前 記 遅 廷 回路とを 役 け、 鎮 サスティン 回路 の 抜入力 端子 A と 故 遅 延 回路 の 出力 端子 B と を 故 半 導 体 奨 被回路の外部端子とする。

取次、一つの半導体集製回路の出力塩子Bを他の半導体集積回路の入力塩子Aにカスケード接続することにより、上記駆動回路が構成される。
(5)本発明に係る他のプラズマディスプレイバネルの駆動方法では、行電構及び列電極に印加する維持パルスの立ち上がり時間を 0・1 ~ 0・3 μεにする。

従来では、維持パルスの立ち上がりが緩やかでなると立ち上がりの途中で放電が発生して充分な放電が行われないため、その立ち上がり時間は短いされていた。しかし、この立ち上がり時間を 0.3 με以下にすれば、維持パルスの立ち上がり後に放電が生じるので、充分な放電が行われ、維持電圧マージンを狭くすることがない。また、立ち上がり時間を 0.1 με以上にすれば、立ち上がりが緩やかになるので、電極に流れる変位で流のピーク値が小さくなり、ノイズに弱いシできる。

[ 爽 應 例 ]

以下、図面に基づいて本発明の実施例を説明する。

(1)第1 実施例

第1図はメモリタイプ・ブラズマデイスプレイパネル駆動回路の要部構成を示す。

このプラズマディスプレイパネルは第8図に示す如く構成されており、n本の線状列電低 X I ~ X n及びm本の線状行電板 Y I ~ Y n が備えられている。列電極及び行電桶は異なる平面上で互いに直交する方向に配置され、n×m個、例えば 640×400個の放電セルが形成されている。列電極は関合う4本(実際には、例えば 16.0本)の電極の組からなる N 個の第1列電極グループ G X I、第2列電極グループ G X I、第2列電極

各グループ毎の全端子は、共通にそれぞれサスティン回路31、32・・・3Nの出力場子に接続されている。各サスティン回路81~3Nは、

5 V の 1 個の維持 割御 パルスに 吃答して、例えば 1 0 0 V の 1 個の維持 別 の パルスを 出力 する。 関合うサスティン回路の入力 袋子 間に は、 それぞれ 及延回路 4 !、 4 2 ・・・ 4 (N-1)が その入力 端子をサスティン回路 3 1、 3 2 ・・・ 3 (N-1) 何にして 校 続 されている。.

なお、第1回では、春込駆動回路及び消去駆動 回路を図示省略している。

上記構成において、サスティン回路31の人力 場子に周期的な維持割御パルスを供給すると、サ スティン回路32~3mの入力場子には、、モル理 の入力場子にはは、モル理 され起回路41~4(H-1)により順次時間 tau された維持制御パルスが供給される。したが、 の電極グループGX1、GX2・・・にはそれぞれ、第 2 図に示す如く、関合うグループについて立ま がり時間がtaだけ異なる維持パルスが印加まれ る。このため、列電極グループGX1~GX1に流れる 変位電流のピーク時点は、降合うグ ループについて時間 taだけずれ、全列電極に流 れる変位電流及び放電電流のピーク値が従来に比 し極めて小さくなる。

ずらし時間 taは、脾合うグループについてあまり大きくすると脾合うグループの電極間に疑似的消去パルスが作成されるので、 0.3 g g 以下であることが好ましい。

行電低についても上記同様であり、行電低Y1~Ymは隣合う4本(実際には、例えば200本)の電低の組からなるM個の第1行電低グループGY1、第2行電極グループGY2・・・第3行電極グループGY1、72行電極グループEの全場子は、共通にそれぞれサスティン回路51、52・・5Mの出力端子に接続され、隣合うサスティン回路の入力端子間には、それぞれ遅延回路61~6(N-1)が接続されている。

第3 図はドット数 840×400のプラズマディスプレイの列電幅及び行電極をグループに分割した場合のグループ分割数と維持電圧マージンとの関係を示す。第3 図では、(グループ分割数)=(行電極分割数)=(列電極分割数)である。また、維持電圧マージンとは、音き込みを行っていない

放理セルに電圧を加えたときに放電が開始する放電開始電圧 V、と、書き込みを行った放電セルに維持ベルスを供給して放電を維持するための最低放電維持電圧 V。」との姿をいう。この V、及び V。」は各放型セルについてバラッキがあるので、維持運圧マージンが狭いと電源電圧の変動等により顕動作が生ずる原因となる。

図示の如く、グループ分割数が2以上の場合には充分なマージンが得られることが解る。グループ分割数をあまり多くすると構成が複雑になるので、好ましいグループ分割数は2~3である。また、この程度の分割数で放電磁流のビーク値を充分小さくしてノイズに弱いシフトレジスタ等の织動作を訪止することができる。

#### (2) 泵 2 実 廣 例

第4回はメモリタイププラズマディスプレイパネル駆動回路の要卸構成を示す。この第2実施例では、回路自体は第1回と同一であるが、駆動回路を半導体集積回路で構成するために次のよう。な工夫をしている。

すなわち、サスティン回路31と遅延回路41 とを1つの半導体集後回路71内に備え、サスティン回路31の入力端子と遅延回路41の入力端子 とを共正にして外部入力端子71aに接続し、遅 返回路41の出力端子を外部出力端子71bに接

このサスティン回路 3 l は、レベルシフタ 3 l a を 、ベースがレベルシフタ 3 l a の出力端子に接続された P R P 型トランジスタ 3 l b 及び H P R 型トランジスタ 3 l b 及び H P R 型トランジスタ 3 l c のエミッタは作品 正電 競場子に接続され、 R P R 型トランジスタ 3 l b 及び B P R 型トランジスタ 3 l c のコレクタ は共通に外部出力 端子 7 l c に接続されている。この外部出力端子 7 l c に接続されている。

レベルシフタ 3 1 a に 1 個の 維持 制 御 パルスを 供給すると、 P R P 型 トランジスタ 3 1 b に 1 個の スイッチングパルスが供給された後、 B P B 型 トランジスタ 3 1 c に 1 個のスイッチングパルスが供 始されて、外部出力塩子71cに図示のような一個の維持パルスが取り出される。

半導体集積回路72についても半導体集積回路71の構成要素312~31c、41、712~71cに対応する構成要素にそれぞれ符号322~32c、42、722~72cを付してその説明を省略する。

半導体集験回路71の出力端子716は半導体集成回路72の入力端子722にカスケード接続され、図示しない半導体集積回路について6以下同様のカスケード接続が行われ、第1図と同一構成にされる。

なお、半導体集験回路71、72・・・には昔き込みパルスや消去パルスを作成する駆動回路及びこれらにデータは号を供給するシフトレジスタ等が内蔵されている。

#### (3)第3実施例

京 5 図は放電セル 1 1 についてのサスティン回路を示す。このサスティン回路 3 1 A では、第 4

図のサスティン回路32に加えて、PNP型トランンスタ316のエミッタ・コレクタ間にダイオード81か並列接続され、 PPN型トランジスタ31 にのエミッタ・コレクタ間にダイオーに822 のエミッタ・コレクタ間にダイマード822 のが近列接続されている。ダイ圧で0つンデンサ83が延列接続されている。ダイ圧に9つである。行電振り1に接続されるサスティン回路31Aと同様のである。600 については第1回と同一構成である。

上記構成において、サスティン回路31Aのレベルシフタ31aに維持制御パルスを供給すると、列電低X1には維持パルスが供給されるが、放電セル1!に並列にコンデンサ83が接続されているので、変位電流は列電低X1のみならずコンデンサ83にも分配され、したがって、第6図に示す如く、維持パルスの立ち上がり時間 t・が従来よりも長くなり、ノイズの発生を防止することができる。

ープに分割し、 各グループの 電極に 印加する 維持スルスの立ち上がり時間をする しているのので、 各グループ 毎の 放電流の ピーク 時点がずれ、 全放電電流のピーク 値が小さくなり、 放電セルの 特性の パラッキと の関係で放電セルが誤動作するのを 防止することができるという 優れた効果を奏する。

本発明に係る他のプラズマデイスプレイパネルの駆動方法によれば、行電極及び列電極に印加する維持パルスの立ち上がり時間を 0 .1~0.3 μεにしているので、維持電圧マージンを狭くすることなく、電極に流れる変位電流のピーク値を小さくすることができるというでが誤動作するのを防止することができるという優れた効果を奏する。

### 4. 図面の簡単な説明

第1 図乃至第3 図は本発明の第1 支施例に係り、

第7図は維持バルス立ち上がり時間 t 、と維持電圧マージンとの関係を示す。 t 、> 0 .3 g m では、維持バルスの立ち上がりの途中で放電が生じるので、維持電圧マージンが使くなる。また、 t 、 < 0 .1 g m では、維持バルスの急被な立ち上がりによりノイズを発生させ、上記シフトレジスタ 等が認動作するので好ましくない。したがって、維持パルス立ち上がり時間 t ,の好ましい範囲は 0 .1 g m < t 、 < 0 .3 g m である。

なお、コンデンサ83の代わりに、列電極 IIに 抵抗器を 直列接続して 維持 パルスの立ち上がりを 緩やかにすることも考えられるが、この抵抗器に 流れる 電流により 電圧降下が生じて維持 電圧が低 下し、第7回に示す維持電圧マーリンが狭くなる ので好ましくない。

#### [発明の効果]

以上説明したように、本発明に係るプラズマディスプレイパネルの駆動方法及び駆動回路によれば、 行電極及び射電極の少なくとも一方を複数のグル

第1 図はメモリタイプ・プラズマディスプレイ パネルの要節以動同路図、

第2図は第1図に示す列電極グループGX1~GX3に印加される維持パルスのタイムチャート、

第3回は芭蕉のグループ分割数と維持芭圧マージンとの関係を示す図である。

第 4 図は本発明の第 2 実施例に係るメモリタイプ・プラズマディスプレイパネルの要節駆動回路 図である。

第 5 図乃至第 7 図は本発明の第 3 支護例に係り、第 5 図はセル1 1 についてのサスティン回路図、第 6 図は第 5 図に示す回路についての維持パルス及び放電発光パルスの波形図、

第7回は旋持バルス立ち上がり時間と維持電圧 マージンとの関係を示す線図である。

第8四乃至第11回は従来例に係り、

第 8 図はメモリタイプ・プラズマディスプレイ パネルの機断面線应図、

第9回は第8回の列電艦 X1、 X2と行電艦 Y1、 Y2 間に形成される放電せんの領域を示す図、 第 1 0 図は 算 9 図 に 示 す 電 橋 に 印 加 さ れ る 収 動 パ ルス 及 ぴ 放 毬 セ ル の 電 低 間 に 印 加 さ れ る 駆 動 パ ルス の タ イム チャート、

第11図は従来例の問題点を説明する波形図で ある<sub>4</sub>

### 図中、

3、4は跨磁体

11、12、21、22は放理セル

3 1 ~ 3 N , 3 1 A , 5 1 ~ 5 N , 5 1 A IZ

サスティン回路

3 1 a . 3 2 a は レベ ル シ フ タ


4 1 ~ 4 N、 6 1 ~ 6 N は 及 廷 回 路

71、72は半導体築積回路


GX1~GXNは列電艦グループ


GY1~ GYNは 行 位 極 グ ル ー ブ

代理人 弁理士 井 桁 貞 存




プラズマディスプレイパネルの要都駆動回路 第 1 図






グループ分割数と維持電圧マージンとの関係 第 3 図




アラズマディスアレイバネルの要都駆動回路 第 4 図


# 特開平2-29779(8)




放電セル11についてのサスティン回路

第 5 図







維持パルス立上り時間と維持電圧マージンとの関係 第 7 図



メモリタイプ・アラズマディスアレイパネルの横断画構成図 第 8 図



電접交差部分に形成される放電セルの領域 第 9 図



従来例の同題点を説明する独形図

第11図

